Avicena kündigt den weltweit kleinsten optischen 1-Tbit/s-Transceiver an!

Kürzlich stellte das in Kalifornien ansässige Unternehmen Avicena auf der Supercomputing Conference (SC23) in Denver, Colorado, den weltweit kleinsten optischen 1-Tbit/s-Transceiver als Teil seiner Multi-Tbit/s-Chip-zu-Chip-Verbindungstechnologie LightBundle vor.
Die microLED-basierte LightBundle-Architektur von Avicena unterstützt beispiellosen Durchsatz, Küstenliniendichte und geringen Stromverbrauch und setzt so die Prozessor-, Speicher- und Sensorleistung frei.
Künstliche Intelligenz (KI) führt zu einem beispiellosen Anstieg der Nachfrage nach Rechen- und Speicherleistung, angetrieben durch Anwendungen wie ChatGPT, das auf groß angelegten Sprachmodellen (LLM) basiert. Diese komplexen Modelle stellen enorme und endlose Anforderungen an Rechenleistung und schnellen Zugriff auf große Speichermengen, was zu einem dringenden und wachsenden Bedarf an Verbindungen mit hoher Dichte und geringem Stromverbrauch zwischen Grafikprozessoren (GPUs) und Speicher mit hoher Bandbreite (HBM) führt. Module.
Zu diesem Zeitpunkt müssen HBM-Module mit der GPU verpackt werden, da die Länge der elektronischen Verbindung zwischen GPU und Speicher auf einige Millimeter begrenzt ist. Nachfolgende Generationen von HBMs erfordern IC-Küstenliniendichten von 10 Tbit/s/mm oder mehr. Herkömmliche optische Verbindungen auf Basis von VCSELs oder Siliziumphotonik (SiPh) versprechen zwar eine Erweiterung des Verbindungsbereichs, haben jedoch Schwierigkeiten, die Anforderungen an Größe, Bandbreitendichte, Leistung, Latenz, Betriebstemperatur und Kosten zu erfüllen. Im Gegensatz dazu bietet die microLED-basierte LightBundle-Verbindung von Avicena eine höhere Bandbreitendichte, eine geringere Größe, einen geringeren Stromverbrauch und eine geringere Latenz sowie sehr niedrige Kosten.
Wir freuen uns, bei Avicena den weltweit kompaktesten 1-Tbit/s-Transceiver in Form eines 3 mm x 4 mm großen CMOS-ASIC mit unserer patentierten optischen microLED-Schnittstelle vorzuführen“, sagte Bardia Pezeshki, Gründerin und CEO von Avicena. Alle reden über SiPh-Lösungen für KI-Cluster Für kurze Verbindungen mit Entfernungen von weniger als 10 Metern glauben wir jedoch, dass eine LED-basierte Lösung aufgrund ihrer kompakten Größe, höheren Bandbreitendichte, geringeren Leistungsaufnahme und Latenz sowie einer Temperaturtoleranz von bis zu 150 Grad grundsätzlich besser geeignet ist. "
Die Innovation von Avicena wird von Großinvestoren wie Samsung Catalyst Fund, Cerberus Capital Management, Clear Ventures und Micron Ventures unterstützt.
„Die optische Verbindungstechnologie hat das Potenzial, die Chip-zu-Chip- und Rack-zu-Rack-Leistung zu verbessern“, sagte Marco Chisari, Leiter des Semiconductor Innovation Center von Samsung. Mit einer ständig wachsenden Roadmap für Multi-Tbit/s-Kapazität und Sub-PJ/Bit Dank der Energieeffizienz kann die innovative LightBundle-Verbindung von Avicena die nächste Ära der KI-Innovation einläuten und den Weg für leistungsstärkere Modelle und eine breite Palette von KI-Anwendungen ebnen, die die Zukunft prägen werden.“
Die LightBundle-Verbindungsarchitektur basiert auf innovativen GaN-MicroLED-Arrays, die das MicroLED-Display-Ökosystem nutzen und direkt in kompakte, leistungsstarke CMOS-ICs integriert werden können. Dies ermöglicht eine dichte E/A mit geringem Stromverbrauch im gesamten Bereich des IC und sorgt so für eine beispiellose Küstenliniendichte. Jedes microLED-Array ist über ein mehradriges Glasfaserkabel mit einem passenden CMOS-kompatiblen PD-Array verbunden.
Die modulare LightBundle-Plattform lässt sich auf Dutzende von Tbit/s-Verbindungen mit einer Küstenliniendichte von 10 Tbit/s/mm skalieren. Rob Kalman, Mitbegründer und CTO von Avicena, bemerkte: „Wir haben zuvor microLEDs mit 10 Gbit/s pro Kanal demonstriert und die AOs in einem 130-nm-CMOS-Prozess getestet und den ASIC mit 32 Kanälen bei weniger als 1 PJ/Bit getestet.“ . Jetzt bringen wir unseren ersten ASIC mit mehr als 300 Kanälen bei 4 Gbit/s pro Kanal und einer gesamten bidirektionalen Gesamtbandbreite von mehr als 1 Tbit/s auf den Markt. Der ASIC ist weniger als 12 mm2 groß und enthält einen kompletten Transceiver einschließlich Schaltkreisen für den optischen Tx und Rx-Arrays, eine parallele elektrische Hochgeschwindigkeitsschnittstelle und verschiedene DFT/DFM-Funktionen wie BERT, Loopbacks und Open Eye Monitoring (OEM). Alle wichtigen ASIC-Funktionen wurden validiert und wir arbeiten derzeit daran, die Produktionsausbeute zu verbessern Skalierbarkeit.“